(54) SEMICONDUCTOR DEVICE INCLUDING P-CHANNEL TYPE FIELD EFFECT TRANSISTOR

(11) 2-228071 (A)

(43) 11.9.1990 (19) IP

(21) Appl. No. 64-48921 (22) 28.2.1989


(71) NEC CORP (72) SHOICHI SASAKI


(51) Int. Cls. H01L29/46,H01L21 336,H01L29/784, H01L27 088

PURPOSE: To make it possible to obtain a semiconductor device capable of high speed advancement and high integration by forming a silicide alloy film at the surface of each silicon in source, drain, and well regions exposed in

an opened window.

CONSTITUTION: An opened window 8a is bored selectively in an interlayer insulating film 7 provided on the whole face, and both of source and drain regions 6a and a well region are exposed in the opened window 8a. A silicide alloy film 9 consisting of high melting point metal is provided at the surface of this exposed semiconductor substrate, and source and drain electrodes 10 in contact with the silicide alloy film 9 are formed. When the well region 2 of N-conductivity type and the silicide alloy film 9 contact with each other. the silicide alloy film 9 is falsely changed into P and is connected to the source and drain regions. Accordingly, short circuit between the source and drain regions and the well region 2 is prevented, and yield rate in manufacturing is elevated, and the process becomes simple, and the term of manufacturing can be shortened. Hereby, high integration and high speed advancement by micronization of an element become possible.





251/32

19日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平2-228071

®Int. Cl. ⁵

識別記号

庁内整理番号 7638-5F ❸公開 平成2年(1990)9月11日

H 01 L 29/46 21/336 29/784 // H 01 L 27/088

8422-5F H 01 L 29/78 7735-5F // H 01 L 27/08 3 0 1 P 1 0 2 E

審査請求 未請求 請求項の数 1 (全5頁)

図発明の名称

勿出 顋

Pチャネル型電界郊果トランジスタを含む半導体装置

②符 頭 平1-48921

S

②出 願 平1(1989)2月28日

⑩発明者 佐々木 正一

日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

Q代 理 人 弁理士 藤巻 正憲

明如

1. 発明の名称

P チャネル型電界効果トランジスタを 含む半導体装置

2. 特許請求の範囲

を含む半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はPチャネル型電界効果トランツスタを 有する半導体装置に関する。

[従来の技術]

近時、半導体装置の高速化及び高集積化を図るべく素子寸法の微細化が増々促進されている。 一方、素子寸法の微細化に伴い、半導体装置の製造工期も長くなってきている。

第4図は一般的に用いられている従来のPチャ ネル型電界効果トランジスタ(以下、PMOSと略す)の平面図であり、第5図は第4図のV-V 線による断面図である。

半導体基板 1 の表面に 素子分類用の厚いフィールド絶縁 及3 が選択的に形成されており、このフィールド絶縁 及3 に囲まれた 素子形成領域に Nゥエル領域 2 が形成されている。

また、Nウェル領域2上には酸化シリコン酸よ りなるゲート絶縁膜4が形成されており、このゲ

持開平2-228071 (2)

ート絶縁膜 4 を介してゲート電極 5 が所定のバタ ーンで形成されている。

更に、 P型導電圏よりなるソース・ドレイン領域 8 が N ウェル領域 2 の表面に 選択的に 形成され でおり、 半導体基板 1 の全面に は 層間絶縁膜 7 に 選択的に ソース・ドレイン 関孔 窓 8 を設け、 ソース・ドレイン 領域 6 の一部を露出させた後、 この 関1 2 及びアルミニウム 等の 低率 電平の 金属 けてある。 [発明が解決しようとする課題]

ところで、 PMOSトランジスタの高速化及び 高集積化を図るためには案子寸法の微細化が必須 である。 案子寸法を微細化する一つの手段として 第4図に示すようにソース・ドレイン領域6の上 の間間絶縁膜7に選択的に形成した関孔窓8とフィールド絶縁膜3の縁部との間の距離xを可及的 に小さくする方法がある。

しかし、従来のPMOSでは、前述の距離xを

に選択的に不純物原子を導入する工程が増えるため、半導体装置の製造工期が長くなり、半導体装置の製造工期が長くなり、半導体装置の製造コストが高くなってしまうという欠点がある。

本発明はかかる問題点に整みてなされたものであって、ソース・ドレイン領域とウェル領域との短絡が防止され、製造歩留りが高いと共に、工程が簡素で製造工期も短かくすることができ、業子の微細化による高集積化及び高速化が可能のPチャネル型電界効果トランジスタを含む半導体装置を提供することを目的とする。

[鄒短を解決するための手段]

本発明に係るPチャネル型電界効果トランソスタを含む半導体装置は、半導体基板上の素子はなり、型用フィールド独縁的に囲まれた素子形成領域域のリースでデート電極を形成し、更に全面に周間に発生を形成してPチャネル型電界効果トランリスを形成してPチャネル型電界効果トランははまな形成した半導体装置において、前記周間始縁を促退択的に形成され、前記ソース領域と前記ウェル

超小させるべく、第8図に示すようにソース・ドレイン領域8aの幅を狭くすると共に、ソース及びドレイン開孔窓8aをフィールド絶縁膜3の縁部に隣接して投けると、素子寸法の微細化は実現できるものの、第8図のⅥーⅥ線による断面図を第7図に示す如く、ソース・ドレイン関孔窓8aの周縁部でソース・ドレイン領域8aとNゥエル領域2とがソース・ドレイン電極10により短絡しやすく、このため、半導体装置の歩留りが低いという難点がある。

また、上述した歩留り低下を防止すべく、第8 図の如く、ソース・ドレインの関孔窓8 a を設けた後、ソース・ドレイン領域8 a と同一導電型の不純物原子を選択的に添加して補償領域13を設け、ソース・ドレインの開孔窓8 a に N ウェル領域2 が露出しないようにしてソース・ドレイン領域8 a と N ウェル領域2 との短絡を防止する方法もある。

しかしながら、このような方法によれば、 層間 絶縁終7に形成したソース・ドレイン関孔窓8 a

領域及び的記ドレイン領域と前記ウェル領域とに 夫々またがるパターンを有する開孔窓と、この開 孔窓内に設けられた高融点金属からなるシリサイド合金族に接するパリナイド合金族に接するパリナイド合金族に接するパリア金属族と、前記開孔窓を埋め込む埋込金属族と有し、これらのシリナイド合金族、パリア金属族及び埋込金属族によりソース及びドレイン電極を構成したことを特徴とする。

[作用]

本発明においては、全面に設けた層間絶縁膜に選択的に関孔窓を設けて前記開孔窓内にソース及びドレイン領域とウェル領域との双方を露出させ、この露出した半導体基板表面に高融点金属からなるシリサイド合金膜を設けて前記シリサイド合金膜に接するソース及びドレイン電極を構成する。

このため、前記シリサイド合金既に接するソース及びドレイン領域は接続抵抗が極めて小さく、 優れた特性を得ることができる。

ところで、N導電型シリコン層と、金属模又は シリサイド合金数とを接続すると、その界面にシ

特刷平2-228071(3)

■ットキーパリアダイオードが形成される。つまり、前記金属寝又はシリサイド合金膜が疑似的に P型シリコン膜と同等の特性を示す。従って、前 送したN導電型のウエル領域とシリサイド合金膜が とが接すると、シリサイド合金膜が疑似的にり といてソース及びドレイン領域と接続される。こ のため、前紀開孔窓において、ソース及びドレイン領域とウェル領域とが短絡することはない。

また、シリサイド合金族は関口窓を含む全面に 白金等の高融点金属を被着した後、約 500℃の熱 処理を施すことにより、容易に関孔窓にのみ選択 的にシリサイド合金族を形成でき、従来に比して 大幅に製造工程を削減することができる。

[寒施例]

次に、本発明の実施例について添付の図面を参照して説明する。

第1図は本発明の実施例に係るPMOSを示す 平面図であり、第2図は第1図のⅡ-Ⅱ線による 断面図である。第1図及び第2図において、第6 図及び第7図と同一物には同一符号を付して詳し

湿を選択的に形成することにより、ソース・ドレイン電極10が設けられている。

本実施例においては、層間絶縁族7に形成したソース・ドレイン電極形成用の開孔窓8aをソース・ドレイン領域6aとウェル領域2とにまたがって設けている。このため、フィールド絶縁膜3と開孔窓8aとの間の距離を約1万至4μmだけ小さくして素子寸法を微細化でき、高集徴化及び高速化の点で優れている。

また、前記開孔窓内に形成したシリサイド合金 終9は、全面に白金等の高融点金皿機を被替した 後、約500でに加熱する熱処理を施すことにより 容易にシリコン表面が露出した明孔窓内にのみ形 成することができる。従って、製造工程も簡素で 且つ製造工期も短くできる。

第3図は本発明の第2の実施例に係る半導体集 検回路装置を示す平面図である。なお、本実施例 において、その緩断面図は第1の実施例と同様で ある。また、第3図において第1図と同一物には 同一符号を付して説明を省略する。 い説明を省略する。

本実施例においては、フィールド絶縁度3により仕切られる素子形成領域は、高類酸化のために比較的狭く、従って、ソース・ドレイン領域8 a はその幅が狭くなるように形成されている。そして、半導体基板1の全面に形成した層間絶縁度7には、ソース・ドレイン関孔窓8 a が形成されており、このソース・ドレイン関孔窓8 a は、ソース・ドレイン領域8 a とウェル領域2にまたがって設けられている。

本実施例においては、ソース及びドレイン電極 形成用の関孔窓8bはソース領域又はドレイン領域とフィールド絶縁終3とにまたがって設けられ ているのに加え、フィールド絶縁膜3の3辺をも 含む領域に形成されている。

この関孔窓8bに露出したソース領域又はドレイン領域とウェル領域2の表面上に白金等の高融点金属からなるシリサイド合金換9を設けた後に、パリア金属換14を選択的に設け、更に、アルミニウム換をパターン形成することにより、ソース・ドレイン電極13が形成されている。

本実施例は上述したように、ソース・ドレインの明孔窓8bをフィールド絶縁終3の3辺にまたがるようにして設けているので、大きな明孔窓8bを有している。

従って、明孔窓8b内に露出したソース・ドレイン領域8a(第2図参照)及びウエル領域2の各シリコン表面に設けたシリサイド合金族9、パリア全属終14及びソース・ドレイン電極13と、ソース・ドレイン領域8aとの接触抵抗を低く抑

特開平2-228071 (4)

制することができる。このため、ソース・ドレイン間の寄生負荷抵抗を低減でき、高速の半導体設置を得ることができる。

[発明の効果]

以上説明したように本発明は、N導電型ウェル領域、フィールド絶縁膜、ゲート電極及びソース。ドレイン領域上の全面に設けた層間絶縁膜を有域、前記層間絶縁膜にソース領域とフィールド領域とサイン領域にまたがる開刊窓を設け、前記関孔窓内に露出したソース、ドレイイン及び・リコン表面にシリッイド合金膜を形成したから、フィールド絶縁に強かくするでき、素子寸法を微細化できる。

また、前記ソース及びドレイン関孔窓にはシリサイド合金族を設けているので、ソース及びドレイン領域とアルミニウム等で構成した電極との接触抵抗も低減できる。


従って、本発明により高速化及び高集積化可能な半導体装置を得ることができる。


4. 図面の簡単な説明

第1図は本発明の第1の実施例に係る半導体設置を示す平面図、第2図は第1図のⅡ~Ⅱ線による断面図、第3図は本発明の第2の実施例に係る半導体設置を示す平面図、第4図は従来の半導体設置を示す平面図、第5図は第4図のV-V線による断面図、第6図は従来の他の半導体設置を示す断図、第8図は従来の更に他の半導体設置を示す断面図である。

1; 半導体基板、2; Nウェル領域、3;フィールド絶縁数、4; ゲート絶縁数、5; ゲート電極、6, 8 a; ソース・ドレイン領域、7; 層間絶縁数、8, 8 a, 8 b; ソース・ドレイン開刊窓、9; シリサイド合金数、10; ソース・ドレイン相信の域、11; パッファ金属数、12; 多結晶シリコン数、13; ソース・ドレイン補償領域、出頭人 日本電気株式会社代理人 弁理士 藤巻正憲









第 3

X

特開平2-228071(5)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.